SiFive 推出第三代 P550 與 P570 核心
SiFive 發表第三代 P550 與 P570 RISC-V 核心,主打高效能設計與 out-of-order 架構,想把 RISC-V 推進更高階的晶片市場。

SiFive 推出第三代 P550 與 P570 RISC-V 核心,主打高效能晶片設計。
說真的,這消息不只是在換版本號。SiFive 把 Performance P550 和 Performance P570 推進到第三代。它想證明,RISC-V 不只適合微控制器,也能碰高階 CPU 設計。
這次最有看頭的是 P570 Gen 3。SiFive 直接把它描述成同級裡最強、也最有效率的 out-of-order 核心。講白了,就是它想跟 ARM、x86 這些老面孔正面搶設計案。
| 項目 | 公開資訊 | 意義 |
|---|---|---|
| P550 Gen 3 | 第三代 Performance 核心 | 瞄準更高效能的通用運算 |
| P570 Gen 3 | 同級最強、最有效率的 out-of-order 核心 | 鎖定高階 CPU 工作負載 |
| 發表地點 | Santa Clara, California | 顯示這是面向晶片設計商的 IP 發表 |
SiFive 這次到底講了什麼
訂閱 AI 趨勢週報
每週精選模型發布、工具應用與深度分析,直送信箱。不定期,不騷擾。
不會寄垃圾信,隨時可取消。
先講結論。這次公告沒有丟完整 benchmark。它給的是方向,不是滿分考卷。官方重點放在第三代 Performance IP、out-of-order 執行、效率和持續效能。

對晶片團隊來說,這種更新很實際。CPU 核心一換代,功耗預算、面積、快取配置都會跟著變。你做的是 SoC,不是海報,所以這些細節比文案重要多了。
如果你在做伺服器、邊緣運算,或想把 AI 推論塞進自家晶片,核心選擇就很敏感。差一點點效能,可能就是能不能把散熱壓住。差一點點面積,可能就是成本直接跳一級。
- 新核心是 P550 Gen 3 和 P570 Gen 3。
- P570 Gen 3 被定位成同級最強、最有效率的 out-of-order 核心。
- 這次發表來自 SiFive。
- 它主打的是 RISC-V 的第三代高效能 IP。
為什麼這對 RISC-V 很重要
RISC-V 一直有兩張臉。一張是開放、彈性、好客製。另一張是軟體成熟度和效能,常被拿來跟 ARM 比。這次 SiFive 往上推高效能核心,就是在回應後者的質疑。
尤其是 out-of-order 核心。這類設計比 in-order 複雜很多。它要處理更多排程、預測和管線控制。工程難度高,功耗也更難壓。能把這類核心做穩,才有機會進更高階的產品。
我覺得這點很現實。RISC-V 的問題從來不是「能不能做」。而是「做出來後,誰敢拿去量產」。SiFive 這次就是想把答案往前推一格。
“RISC-V is the first open standard instruction set architecture that is not tied to a single company or country,” said Krste Asanović, professor at UC Berkeley and a founder of the RISC-V project.
這句話很直白,也很關鍵。RISC-V 的價值不只在技術。它還牽涉到授權、供應鏈和長期控制權。很多公司想要的是 CPU 路線自己說了算。
SiFive 賣的不是單一核心而已。它賣的是一條比較自由的晶片路線。對想做自有 SoC 的廠商來說,這件事很有吸引力。
跟市場比,SiFive 站在哪裡
SiFive 不是唯一做 RISC-V 的公司,但它是最有代表性的商用 CPU IP 廠商之一。這件事很重要。因為它的產品表現,會直接影響外界怎麼看 RISC-V 能不能打進高效能市場。

如果只看口號,大家都能說自己很開放。真正難的是,能不能把效能、功耗、面積和軟體支援一起做好。晶片設計不是選邊站,是在算帳。
這也是為什麼第三代核心值得看。SiFive 不是只想證明「RISC-V 可以用」。它想證明「RISC-V 也能做高階 CPU IP,而且能進量產流程」。
- Arm 仍是手機和大量嵌入式設計主力。
- Intel 與 AMD 仍主導 x86 生態。
- SiFive 想把 RISC-V 變成高階客製晶片的實用選項。
- RISC-V International 也持續擴大 ISA 生態。
這種競爭對買家是好事。選項多,議價空間就大。你也比較不會被單一供應商綁死。對整個產業來說,這代表 RISC-V 已經不是旁支路線,而是有商業壓力在推的主題。
哪些數字和訊號最該盯
這次最可惜的是,SiFive 沒有公開完整 benchmark。沒有數字,就很難直接跟 ARM Cortex 或其他 RISC-V 核心硬碰硬。這會讓外界先保留一點態度。
但你還是能從公開資訊看出幾個重點。首先是第三代。其次是 P570 的 out-of-order 定位。再來是它明講效率。這三個訊號放在一起,意思很清楚,就是想打更高階的設計案。
如果後續有客戶晶片出來,才是真正的考試。到那時候,大家才會看它在真實工作負載下,能不能在效能、功耗和面積三者之間站穩。
- 第三代 Performance IP:代表核心架構已經進入更成熟的版本。
- out-of-order:代表目標不是超低階,而是更吃資源的 CPU 工作。
- 缺少 benchmark:代表目前還不能直接和競品硬比。
- 後續 design win:會比發表稿更有判斷價值。
RISC-V 產業脈絡其實很現實
很多人談 RISC-V,喜歡只談理想。開放、社群、自由授權,這些都沒錯。但晶片產業最後看的還是成本、時程和風險。沒有軟體支援,硬體再漂亮也只是 demo。
所以 SiFive 這類公司很像橋樑。它把開放 ISA 變成可交付的 CPU IP。對不少晶片公司來說,這比從零寫核心更省時間,也更符合商業節奏。
我自己的判斷很直接。RISC-V 真正往上走,不是靠一次發表。是靠一批實際出貨的晶片。只要第三代 P550 和 P570 能進到更多設計案,市場就會更認真看待它。
接下來該看什麼
接下來最重要的不是再聽一次口號,而是等更實際的資料。像是效能數字、功耗數字、面積數字,還有軟體工具鏈支援。這些才是工程師會拿來做決策的東西。
如果 SiFive 真的把第三代核心做穩,下一步應該會出現更多採用案例。那時候,RISC-V 在高效能市場的存在感才會更明確。你如果在做晶片選型,這條線現在值得追。
我的建議很簡單。先把這次發表當成訊號,不要當成結論。等後續 benchmark 和 design win 出來,再來判斷它到底是宣傳,還是真的能打。